G06F 12/02

(12)公開特許公報 (A) (11)特許出願公開番号

特開平10-307749

(43)公開日 平成10年(1998)11月17日

(51) Int. Cl. 6

識別記号 510

FΙ

G O 6 F 12/02 510 A

審査請求 未請求 請求項の数2

O.L.

(全6頁)

(21)出願番号

特颐平9-113746

(22)出頭日

平成8年(1997)5月1日

(71)出願人 390022792

いわき電子株式会社

東京都港区新橋5丁目36番11号

(72)発明者 江尻 南繁

東京都港区新橋5丁目36番11号 いわき雷

子株式会社内

(72)発明者 坂田 重道

東京都港区新橋5丁目36番11号 いわき電 子株式会社内


(74)代理人 弁理士 岡田 守弘

(54) 【発明の名称】 メモリ装置

(57) 【要約】

【課題】 本発明は、メイン記憶素子をアクセスする管 理情報をメモリ上に記憶して当該管理情報を参照してメ イン記憶索子をアクセスするメモリ装置に関し、電池な しでも読み書きでき書換え回数が非常に大きい強誘電体 メモリに管理情報を記憶し、しかもメイン記憶零子の管 理情報に変更があったときにのみ強誘電体メモリ上の管 理情報を更新し、電源投入時あるいはリセット時に従来 のフラッシュメモリの全領域をリードして管理情報を作 成する処理時間を不要とし、簡単な構成かつ制御でしか も繰り返し書換回数の制限なしに迅速にアクセスできる メモリ装置を実現することを目的とする。

【解決手段】 データを読み書きする、不揮発性のメイ ン記憶素子と、このメイン記憶素子に読み書きするデー 夕の管理情報を格納する、読み書き可能で不揮発性の強 誘電体メモリと、データの読み書き要求に対応して、強 誘電体メモリ中の管理情報を参照してメイン記憶素子を アクセスする制御回路とを備えるように構成する。



【特許請求の範囲】

【請求項1】メイン記憶素子をアクセスする管理情報を メモリ上に記憶して当該管理情報を参照してメイン記憶 素子をアクセスするメモリ装置において、

データを読み書きする、不揮発性のメイン記憶素子と、 このメイン記憶素子に読み書きするデータの管理情報を 格納する、読み書き可能で不揮発性の強誘電体メモリ

データの読み書き要求に対応して、上記強誘電体メモリ 中の管理情報を参照して上記メイン記憶素子をアクセス 10 む。これらS22、S23は、初期化時にフラッシュメ する制御回路とを備えたことを特徴とするメモリ装置。 【請求項2】 貧源投入時あるいはリセット時に上記制御 回路が上記強誘電体メモリ中の管理情報を読み出して異

常のときに上記メイン記憶素子の全領域をリードしてデ ータの管理情報を作成して強誘電体メモリに書き込むよ うに構成したことを特徴とする請求項1記載のメモリ装 誑。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、メイン記憶素子を 20 アクセスする管理情報をメモリ上に記憶して当該管理情 報を参照してメイン記憶素子をアクセスするメモリ装置 に関するものである。

[0002]

【従来の技術】従来、メモリカードなどのカード型のメ モリ装置は、図3の(a)に示す構成からなり、フラッ シュメモリ25をアクセスするに先立ち、当該フラッシ ユメモリ25の全領域をリードして管理情報 (FATな どといわれる管理情報)を作成し、RAM24上に格納 するという初期化を行った後、当該RAM上の管理情報 30 (FAT) を参照して容量の大きいフラッシュメモリ2 5をアクセスするようにしていた。以下図3をもとに従 楽技術を説明する。

【0003】図3は、従来技術の説明図を示す。図3の (a) は、システム構成図を示す。図3の(a) におい て、制御回路23は、RAM24上に初期化時に作成し た管理情報を参照してフラッシュメモリ25をアクセス などするものである。

【0004】RAM24は、DRAMやSRAMなどの 読み書き可能なメモリであって、初期化時にフラッシュ 40 24の記憶容量が小さいうちは初期化時にフラッシュメ メモリ25の全領域をリードしてデータをアクセスする 管理情報を作成して格納するものである。

【0005】フラッシュメモリ25は、データを記憶す る大容量の読み書き可能で電源を切断してもデータを保 持するメモリである。ソケット26は、外部の図示外の パーソナルコンピュータなどのコネクタに接続するため のものである。

【0006】次に、図3の(b)のフローチャートに示 す順序に従い、図3の(a)の構成の動作を説明する。 図3の(b) において、S21は、電源投入、リセット 50 [0013]また、電池でRAM24上の管理情報(F

実行する。これは、図3の(a)のソケット26を図示 外のパーソナルコンピュータのコネクタなどに挿入して 接続し、電源を投入されたときにリセットを実行する。 尚、リセットには上述のように電源投入時のリセット (パワーオンリセット) による初期化処理の他に、露瀬 を切断せずに実行するリセット時の初期化処理も会まれ る。

【0007】S22は、フラッシュメモリ25の全領域 をリードする。S23は、RAMに管理情報を書き込 モリ25の全領域をリードしてデータをアクセスするた めの管理情報 (いわゆるFATといわれる管理情報) を 作成し、RAM24に書き込み、当該RAM24上の管 理情報を参照してフラッシュメモリ25上の所望のデー **夕をアクセスできるようにする。**

[0008] S24は、管理情報作成完了する。S25 は、アクセス要求を受け付ける。S26は、RAMを見 てフラッシュメモリをアクセスする。これは、S22な いしS24で作成してRAM24に格納した管理情報 (いわゆるFAT) を参照してフラッシュメモリ25上 の所望のデータをアクセスする。

【0009】S27は、RAM更新する。これは、S2 6のアクセスにより、フラッシュメモリ25上に新たな データを書き込んだりなどしたときにRAM上の管理情 報 (FAT) を更新する。

【0010】以上によって、電源投入時などにフラッシ ユメモリ25の全領域をリードして管理情報 (FAT) を作成し、これをRAM24上に格納し、以降のアクセ ス時にRAM24上の管理情報(FAT)を参照してフ ラッシュメモリ25上の所望のデータを迅速にアクセス することが可能となる。

[0011]

【発明が解決しようとする課題】上述したように、従来 は、電源投入したときのリセット時の初期化処理および 電源を切断せずに実行するリセット時の初期化処理のと きに、フラッシュメモリ25の全領域をリードして管理 情報 (FAT) を作成してRAM24に格納した後、R AM24上の管理情報 (FAT) を参照してフラッシュ メモリ25をアクセスしていたため、フラッシュメモリ モリ25の全領域をリードして管理情報を作成してRA M24に格納してもそれほど時間がかからず、問題はな かった。

【0012】しかし、フラッシュメモリ25の容量が次 **第に大きくなるに従い、初期化時にフラッシュメモリ2** 5の全領域をリードして管理情報を作成する時間が長く なり、鉱源投入からアクセスできるまでの時間が大きく なってしまい、実用上の使い勝手が非常に悪くなってし まうという問題が発生した。

AT)を保持したのでは、微池のスペースが必要とな り、小型でかつ薄くするというカード型のメモリ装置に 合わないと共に、小容量の電池では長時間のRAM24 上の管理情報を保持できなく実用的ではないという問題 があった。

【OO14】また、RAM24の代わりにEEPROM などの不揮発性のメモリを使ったのでは、その書き込み 回数が10°ないし10°回の使用にしかたえられず、額 繁に書換えを行う必要のある管理情報 (FAT) では不 向きであり、そのために特定セルに書換えが集中しない 10 ように均等化した書き込みを行うための煩雑な書き込み 制御を行うという余分な制御が必要となり、構成が複雑 となってしまうという問題があった。

【0015】本発明は、これらの問題を解決するため、 電池なしでも読み書きでき書換え回数が非常に大きい強 誘電体メモリに管理情報を記憶し、しかもメイン記憶素 子の管理情報に変更があったときにのみ強誘電体メモリ 上の管理情報を更新し、電源投入時あるいはリセット時 に従来のフラッシュメモリの全領域をリードして管理情 報を作成する処理時間を不要とし、簡単な構成かつ制御 20 でしかも繰り返し沓換回数の制限なしに迅速にアクセス できるメモリ装置を実現することを目的としている。

[0016]

【課題を解決するための手段】図1を参照して課題を解 決するための手段を説明する。図1において、制御回路 3は、強誘電体メモリ4中の管理情報を参照してメイン 記憶素子5をアクセスしたり、電源投入時やリセット時 に強誘電体メモリ4中の管理情報を読み出して異常のと きにメイン記憶素子5の全領域をリードしてデータの管 理情報を作成して強誘電体メモリ4に書き込んだりなど 30 記憶装置5の全領域を参照してデータを読み書きするた するものである。

【0017】強誘電体メモリ4は、読み書き可能な書換 え可能回数の大きい不揮発性のメモリである。メイン記 憶素子5は、読み書き可能な不揮発性の大容量のメモリ である。

【0018】次に、動作を説明する。データの読み書き 要求に対応して、制御回路3が不揮発性の強誘電体メモ リ4中の管理情報を参照してメイン記憶素子5をアクセ スするようにしている。

【0019】この際、制御回路3は、電源投入時あるい 40 し、いずれの区分にいずれのデータを書き込んだか、あ はリセット時に強誘電体メモリ4中の管理情報を読み出 して異常のときにメイン記憶素子5の全領域をリードし てデータの管理情報を作成して強誘雲体メモリ4に書き 込むようにしている。

【0020】従って、電池なしでも読み書きでき書換え 回数が非常に大きい強誘電体メモリ4に管理情報を記憶 し、しかもメイン記憶素子 (フラッシュメモリなど)の 管理情報に変更があったときにのみ強誘館体メモリ 4を 更新し、電源投入時あるいはリセット時に従来のメイン 記憶素子 (フラッシュメモリ) の全領域をリードして管 50 る。

理情報を作成する処理時間を不要とし、簡単な構成かつ 制御でしかも繰り返し書換回数の制限なしに迅速にアク セスできるメモリ装置を実現することが可能となる。 [0021]

【発明の実施の形態】次に、図1および図2を用いて本

発明の実施の形態および動作を順次詳細に説明する。 【0022】図1は、本発明のシステム機成図を示す。 図1において、メモリ装置1は、多量のデータをメイン 記憶索子、例えば不揮発性のフラシュメモリに記憶させ るものであって、 I F ソケット 2、制御回路 3、強誘電 体メモリ4、およびメイン記憶素子5などから構成され るものである。

【0023】 IFソケット2は、PC (パーソナルコン ビュータ) カードインタフェースに接続するものであっ て、図示外のパーソナルコンピュータとの間でデータの 授受を行うためのものである。また、データの授受の他 に、各種制御信号 (リード/ライトの信号など) および 電源 (例えば+5 VD Cなど) を供給する。

【0024】制御回路3は、IFソケット2を介して外 部との間でデータの投受を行う回路、内部の各種制御を 行うCPU、CPUを動作させるプログラムを格納する ROMなどから構成されるものであって、後述する図2 に示す制御を行うものである。

【0025】強誘電体メモリ4は、データを読み書き可 能な不揮発性のメモリであって、例えば書換え回数が1 012回と極めて書換え可能回数の多いメモリであり、こ こでは、メイン記憶素子5中のデータをアクセスするた めの管理情報を記憶するものである。この管理情報は、 当初あるいは何らかの原因で破壊されたときに、メイン めに作成した管理情報である。この管理情報は、メイン 記憶素子5を書き換えたときに同様に更新する。管理情 報としては、例えば公知のFAT(File Allocation Tab le)があり、これは、記憶素子全体のファイルをクラス タ (8セクタ)単位で管理し、クラスタの使用状況を記 憶する管理情報である。

【0026】メイン記憶素子5は、読み書き可能な大容 量の不揮発性のメモリであって、フラッシュメモリなど である。このメイン記憶素子5は、所定領域毎に区分

るいは未書き込みかなどを管理情報として強誘電体メモ リ4に格納して管理している。

【0027】次に、図2のフローチャートに示す順序に 従い、図1の構成の動作を詳細に説明する。図2は、本 発明の動作説明フローチャートを示す。

【0028】図2において、S1は、電源投入、リセッ ト実行する。尚、リセットには電源投入時のリセット (パワーオンリセット) による初期化処理の他に、電源 を切断せずに実行するリセット時の初期化処理も含まれ

【0029】S2は、管理情報が正常か判別する。これ は、S1で図1のメモリ装置1の電源投入してリセット 実行した後、あるいは電源を切断せずにリセット実行し た後、制御回路3が強誘電体メモリ4中の管理情報を読 み出し、正常か判別する。正常の判別は、例えば強誘電 体メモリ4から管理情報を読み出したときにエラー(E CCエラーなど) が発生したときに異常、発生しないと きに正常と判別したり、特定のピットがオンのときに正 常、それ以外のときに異常と判定したりなどし、管理情 報が正常か判別する。YESの場合には、強誘電体メモ 10 リ4中の管理情報が正常と判明したので、S5に進む。 一方、NOの場合には、強誘電体メモリ4中の管理情報 が異常(以前に管理情報が書き込まれていなかった、あ るいは何らかの原因で管理情報が破壊された(前回の更 新中に電源断が発生して管理情報の更新途中であっ た))と判明したので、S3、S4で管理情報を作成し てFeRAM (強誘電体メモリ4) に書き込む。 【0030】S3は、S2のNOで強誘電体メモリ4中 の管理情報が異常と判明したので、フラッシュメモリ (メイン記憶素子5) の全領域をリードし、いずれの領 20 が多いために、従来の不揮発性のEEROMなどの書換 域にいずれのデータが書き込まれているかの情報を収集

【0031】S4は、FeRAM (強誘側体メモリ4) に管理情報を書き込む。以上のS1ないしS4によっ て、図1のメモリ装置1の電源投入してリセット実行時 あるいは電源を切断せずにリセット実行した時に、強誘 電体メモリ 4中の管理情報をチェックして異常のときに メイン記憶素子5の全領域をリードして管理情報を作成 して強誘電体メモリ4に格納し、強誘電体メモリ4中の 管理情報を正しいものであることを確認あるいは正しい 30 誘電体メモリ4に管理情報を記憶し、しかもメイン記憶 管理情報を格納できたこととなる。

して管理情報を作成する。

【0032】S6は、アクセス要求を受け付ける。これ は、図1のメモリ装置1が1Fソケット2に接続した外 部のパーソナルコンピュータなどからのアクセス要求を 受け付ける。

【0033】S7は、FeRAMを見てフラッシュメモ リ (メイン記憶素子5) をアクセスする。これは、Fe RAM (強誘電体メモリ4)中の管理情報を参照し、ア クセス要求のあったデータの場所を見つけ、メイン記憶 素子5をアクセスする(リードした場合にはリードした 40 データをアクセス依頼元のIFソケットに接続したバー ソナルコンピュータなどに送出する。ライトの場合には ライト要求のあったデータをメイン記憶素子5の該当す る領域に書き込む)。

【0034】S8は、FeRAMを更新する。これは、 S7でアクセスして管理情報に変更があった場合に、強 誘電体メモリ4中の管理情報の更新を行い、最新のもの にしておく。

【0035】以上によって、図1のメモリ装置1の電源

投入してリセット時に、あるいは電源を切断せずにリセ ット実行した時に、強誘電体メモリ4中の管理情報が正 常のときは当該管理情報を参照してメイン記憶索子5の 該当する領域をアクセスし、管理情報に変更があったと きは強誘電体4中の管理情報を更新する(図2のS1、 S2のYES、S5ないしS8)。一方、雑縁雷体メモ リ4中の管理情報に異常があった場合には、メイン記憶 素子5の全領域をリードして管理情報を作成して強誘無 体メモリ4に格納した後、管理情報をもとにメイン記憶 素子5をアクセスし、管理情報に変更があったときは確 誘電体4中の管理情報を更新する(図2のS1、S2の NO、S3、S4、S5ないしS8)。これらにより、 強誘電体メモリ4中に管理情報を格納してこれを参照し てメイン記憶素子5をアクセスし、管理情報が変更され たときに強誘電体メモリ4中の管理情報を更新すること により、書換え可能回数が1012回程度と極めて多い強 誘電体メモリ4中に管理情報を格納して頻繁に書き換え てメイン記憶素子5を高速アクセスすることが可能とな る。これらの際に、強誘電体メモリ4の書換え可能回数 え可能回数が少ない索子の場合には頻繁に同一箇所の管 理情報が書き換えることがないように均等化という処理 によって異なる箇所にデータを書き換えるという面倒な 操作が必要となってしまうが、本願発明ではこの面倒は 均等化という操作が不要となり、制御が簡単となり構成 も簡単となる。 [0036]

【発明の効果】以上説明したように、本発明によれば、 領池なしでも読み書きでき書換え回数が非常に大きい強 素子 (フラッシュメモリなど) の管理情報に変更があっ たときにのみ強誘電体メモリ4上の管理情報を更新する 構成を採用しているため、電源投入時あるいはリセット 時に従来のメイン記憶素子 (フラッシュメモリ) 5の全 領域をリードして管理情報を作成する処理時間を不要と し、簡単な構成かつ制御でしかも繰り返し割換回数の制 **開なしに迅速にアクセスできるメモリ装置を実現でき** る。

【図面の簡単な説明】


【図1】本発明のシステム構成図である。

【図2】本発明の動作説明フローチャートである。


【図3】従来技術の説明図である。

- 【符号の説明】 1:メモリ装置
- 2: IFソケット
- 3:制御何路
- 4:強誘電体メモリ
- 5:メイン記憶雰子

【図1】



[図2]



[図3]

従来技術の説明図

(a) システム構成図

